三亚市住房与城乡建设局网站大学生网站建设结题报告

三亚市住房与城乡建设局网站,大学生网站建设结题报告,100个新公司起名,天津机械网站建设模板概述MPU#xff0c;即内存保护单元#xff0c;可以设置不同存储区域的存储器访问特性#xff08;用户级、特权访问、全访问#xff09;和存储器属性#xff08;如可缓存、可缓冲、可共享#xff09;#xff0c;对存储器#xff08;主要是内存和外设#xff09;提供保护…概述MPU即内存保护单元可以设置不同存储区域的存储器访问特性用户级、特权访问、全访问和存储器属性如可缓存、可缓冲、可共享对存储器主要是内存和外设提供保护从而提高系统可靠性。存储器访问特性权限类型 特权模式内核 用户任务 典型用途特权只读PRIV_RO 可读 不可访问 (触发故障) 保护只读内核代码/常量特权读写PRIV_RW 可读写 不可访问 (触发故障) 内核数据结构、关键寄存器全访问(FULL_ACCESS) 可读写 可读写 用户堆栈、共享内存存储器属性存储器属性 硬件行为 数据一致性 典型用途可缓存 读写经过Cache 需软件维护Clean/Invalidate 单核私有高性能数据可缓冲 写入通过Write Buffer异步完成 可能导致顺序重排 低速外设寄存器可共享 允许多主设备访问 硬件强制同步或禁用缓存 DMA缓冲区、多核共享内存作用阻止用户应用程序破坏操作系统使用的数据阻止一个任务访问其他任务的数据区从而隔离任务把关键数据区域设置为只读从根本上解决被破切的可能检测意外的存储访问如堆栈溢出、数组越界等将SRAM或RAM空间定义为不可执行防止注入攻击STM32的MPU保护单元配置在STM32H743Cortex-M7内核中MPU可配置保护16个内存保护区域每个区域最小要求256字节且每一个区域还可配置为8个子域大小一样。一、MPU控制模式MPUMemory Protection Unit控制模式决定了在默认状态或异常处理期间MPU的行为及其对内存访问的影响。控制模式 背景区域行为 异常期间MPU状态 安全性 典型用途NOT USED 无所有内存开放 无效 无 调试/无保护需求BR禁访MPU异常禁用 不可访问 禁用 中 通用RTOSBR禁访MPU异常启用 不可访问 启用 高 高安全固件BR特权MPU异常禁用 仅特权访问 禁用 中-高 特权分离系统如Linux内核空间BR特权MPU异常启用 仅特权访问 启用 最高 安全认证产品ISO 26262 ASIL-D二、三种内存类型Normal memoryCPU以最高效的方式加载和存储字节、半字和字CPU对于这种内存区的加载或存储不一定要按照程序代码的顺序执行Device memory加载和存储要严格按照次序进行硕确保寄存器按照正确顺序执行Strongly ordered memory程序完全按照代码顺序执行CPU会等待当前加载存储执行完毕后才执行下一条指令导致性能下降。内存类型 适用对象 性能Normal memory ROM、FLASH、SRAM 高Device memory 外设 中Strongly ordered memory 强序 低三种内存形式三、Cache介绍Cache(高级缓存)是提升STM32性能的关键一步。M7内核芯片做了一级Cache支持Cache分为数据缓存D-Cache和指令缓存I-Cache。Cache支持4种基本操作(使能、清空、禁止、无效化。image-20250715090857174数据缓存D-Cache是解决CPU加速访问SRAMMPU能够指定区域的Cache策略1、Cache写操作写命中Cache hitCPU要写的SRAM区数据在Cache中已经开辟了对应的区域处理方式 说明write through 直接写到内存并并同时放到cache里面内存和cache同步更新write back 数据更新时只写入cache只有数据替换时被修改的cache数据才写到内存写不命中Cache MissCache里面没有开辟对应的区域处理方式 说明write allocate 把要写的数据载入到cache对cache写后更新到内存no write allocate 直接写入内存2、Cache读操作读命中Cache hitCPU要读取的SRAM区数据在Cache中已经加载好处理方式 说明Cache read 直接从cache中读出数据即可不能保证数据一致性读不命中Cache MissCache里面没有需要读的数据处理方式 说明read through 直接从内存中读出不用cacheread allocate 把数据从内存加载到cache再从cache读取2、数据一致性解决设置共享属性Cache相当于没有开启。软件维护操作 函数 说明clean清空 SCB_CleanDCache() 当Cache已变化内存没有更新时DMA搬运之前进行此操作将Cache同步到内存invalidata无效化 SCB_InvalidataDCache() 当SRAM数据已变化Cache未更新时,DMA搬运数据后将SRAM数据同步到Cache中二、区域设置配置项 说明MPU Region 参数类型Enable/Disable是否启用区域MPU区域保护MPU Region Base Address 定义Region 0的起始地址地址必须按区域大小对齐MPU Region Size 设置Region 0覆盖的内存大小。MPU TEX field level 扩展内存类型用于细化内存属性和缓存策略MPU Shareability Permission 参数类型Enable/Disable是否共享MPU Cacheable Permissionn 参数类型Enable/Disable是否缓存MPU Bufferable Permissionn 参数类型Enable/Disable是否缓冲MPU Instruction Access 参数类型Enable/Disable是否使能从该区域执行指令。MPU Access Permission 见下表TEX是内存的“身份证”告诉硬件它属于哪一类普通RAM、设备寄存器还是特殊内存而C/B是它的“行为指南”如何读写。两者协作但职责分离。2023-07-02MPU设置内存的访问权限MPU Access Permission参数 执行x 读R 写W 典型用途ALL ACCESS NOT PERMITTED ❌ ❌ ❌ 内存隔离/非法访问检测Privileged READS ❌ ✔️ ❌ 只读配置表仅内核可访问Privileged READS Unprivileged READS ❌ ✔️ ❌ 全局只读数据Privileged READ/WRITE ❌ ✔️ ✔️ 内核数据结构 / 外设寄存器Privileged READ/WRITE Unprivileged READS ❌ ✔️ ❌ 安全日志用户只读内核可写ALL ACCESS PERMITTED ✔️ ✔️ ✔️ 完全开放区域调试/启动阶段三、建议配MPU_TEX_LEVEL0注意考虑数据一致性问题设备 基地址 区域大小 指令访问 访问权限 共享、Cache、缓冲DTCM 0x2000 0000 128K 允许 全访问 不共享、cache、缓冲AXI SRAM 0x2400 0000 512K 允许 全访问 不共享、cache、缓冲SRAM1~3 0x3000 0000 512K 允许 全访问 不共享、cache、缓冲SRAM4 0x3800 0000 64K 允许 全访问 不共享、cache、缓冲FMC 0x6000 0000 64M 允许 全访问 不共享、不cache、不缓冲SDRAM OxC000 0000 64M 允许 全访问 不共享、cache、缓冲NAND 0x8000 0000 256M 不允许 全访问 不共享、不cache、不缓冲SPI FLASH 0x9000 0000 8M 允许 全访问 不共享、cache、缓冲